問答題

OCL電路如圖所示。回答下列問題:
⑴靜態(tài)時,輸出電壓Uo應(yīng)是多少?調(diào)整哪個電阻能滿足這個要求?
⑵設(shè)Vcc=10V,R1=R3=2kΩ,UBE=0.7V,β=50,PCM=200mW,靜態(tài)時Uo=0,若D1,D2,R2中任何一個開路,將會產(chǎn)生什么后果?


您可能感興趣的試卷

你可能感興趣的試題

最新試題

CD放大器因為源極輸出信號幾乎與柵極輸入信號變化一致,因此被稱為“源極跟隨器”。

題型:判斷題

?verilog語法中,間隔符號主要包括()。

題型:多項選擇題

?verilogHDL的基本結(jié)構(gòu)中通常需要進(jìn)行模塊范圍的定義,VerilogHDL的模塊范圍的定義的開始和結(jié)束方式是()。

題型:單項選擇題

?5.1K±5%歐姆的五環(huán)電阻的色環(huán)序列為()。

題型:單項選擇題

在對數(shù)字鐘計時、校時模塊進(jìn)行仿真時,設(shè)秒信號的周期為10ns,若要觀察24時制計數(shù)是否正確,那么在復(fù)位信號無效,計時使能信號有效的情況下,仿真需運(yùn)行多長時間?()

題型:單項選擇題

?在使用verilog描述一個二選一的數(shù)據(jù)選擇器時,使用一條語句來進(jìn)行描述assign out1=(sel &b)∣(~sel &a),這條語句對應(yīng)的是()。

題型:單項選擇題

?若某放大器的輸入信號為電壓信號,輸出信號為電流信號,則以下描述正確的有()。?

題型:多項選擇題

?已知Nexys4開發(fā)板外部時鐘信號頻率為100MHz,數(shù)字鐘用來產(chǎn)生秒信號的時鐘信號頻率為1Hz,若采用計數(shù)器對100MHz的外部時鐘分頻得到1Hz的秒信號,請問該計數(shù)器至少需要多少位?()

題型:單項選擇題

一塊通用面包板,公共條是三?四?三分段連通型,那么這塊板上最多有()個插孔在內(nèi)部是連通在一起的。

題型:單項選擇題

MOSFET做放大器,要想正常工作只需用電路提供合理的偏置使其工作在飽和區(qū)即可。???

題型:判斷題