判斷題

DRAM芯片每次讀出后，存儲(chǔ)器內(nèi)容不會(huì)發(fā)生變化。

答案：正確

你可能感興趣的試題

全加器屬于時(shí)序電路。

答案：錯(cuò)誤

組合邏輯電路由計(jì)數(shù)器組合而成的電路。

答案：錯(cuò)誤