首頁(yè)
網(wǎng)課
桌面端
搜標(biāo)題
搜題干
搜選項(xiàng)
0
/ 200字
搜索
填空題
隨著EDA技術(shù)的不斷完善與成熟,()的設(shè)計(jì)方法更多的被應(yīng)用于Verilog HDL設(shè)計(jì)當(dāng)中。
答案:
自頂向下
點(diǎn)擊查看答案
你可能感興趣的試題
填空題
可編程器件分為()和CPLD。
答案:
FPGA
點(diǎn)擊查看答案
填空題
用EDA技術(shù)進(jìn)行電子系統(tǒng)設(shè)計(jì)的目標(biāo)是最終完成()的設(shè)計(jì)與實(shí)現(xiàn)。
答案:
ASIC
點(diǎn)擊查看答案
微信掃碼免費(fèi)搜題