并聯(lián)型穩(wěn)壓電路中，硅穩(wěn)壓二極管應(yīng)和負(fù)載（）

全加器的輸出信號是（）

反相比例運算電路，平衡電阻的求法：令ui=0，則uo=0，此時反相端對地總電阻值，即為所求平衡電阻值。

uo與ui大小相等，相位相反，此時的電路稱為反相器，或倒相器。

6進制異步清零，最后一個計數(shù)狀態(tài)應(yīng)該為（）

下面哪個集成元件為四位二進制超前進位全加器（）

3進制的加法計數(shù)器，需要（）塊JK觸發(fā)器。

所謂異步時序邏輯電路，是指電路中所有的觸發(fā)器，具有同一個時鐘脈沖CP的作用，因此各觸發(fā)器的狀態(tài)也不可能處于同一時刻改變。

4位二進制加法計數(shù)器的，計數(shù)長度為（）

如果用預(yù)置數(shù)法實現(xiàn)3秒倒計時，74LS192預(yù)置數(shù)端輸入應(yīng)該是（）