全加器的輸出信號是（）

如果用預置數(shù)法實現(xiàn)3秒倒計時，74LS192預置數(shù)端輸入應該是（）

從000一直到100這五個狀態(tài)是循環(huán)的，而且每來一個脈沖它就加一，很顯然它是一個（）加法計數(shù)器。

本征半導體是（），導電能力弱。

所謂異步時序邏輯電路，是指電路中所有的觸發(fā)器，具有同一個時鐘脈沖CP的作用，因此各觸發(fā)器的狀態(tài)也不可能處于同一時刻改變。

3個JK觸發(fā)器，通過電路設計，可以接成（）進制以內(nèi)的，任意進制的計數(shù)器。

9個JK觸發(fā)器，通過電路設計，可以接成（）進制以內(nèi)的，任意進制的計數(shù)器。

3位二進制加法計數(shù)器的，計數(shù)長度為（）

uo與ui大小相等，相位相反，此時的電路稱為反相器，或倒相器。

現(xiàn)有58個信息等待用二進制代碼進行編碼，需要用8位二進制代碼來表示。