3進(jìn)制的加法計數(shù)器，需要（）塊JK觸發(fā)器。

所謂異步時序邏輯電路，是指電路中所有的觸發(fā)器，具有同一個時鐘脈沖CP的作用，因此各觸發(fā)器的狀態(tài)也不可能處于同一時刻改變。

下列受時鐘控制的是（）

對理想運(yùn)放，當(dāng)運(yùn)放工作在線性區(qū)時，其輸出電壓與兩個輸入端的電壓差呈非線性關(guān)系。

全加器的輸出信號是（）

異步計數(shù)器的計數(shù)脈沖加到了最低位觸發(fā)器，而其它各位觸發(fā)器都是，依靠相鄰低位觸發(fā)器輸出的進(jìn)位脈沖，采用逐級傳遞方式進(jìn)行觸發(fā)。

如果用預(yù)置數(shù)法實現(xiàn)3秒倒計時，74LS192預(yù)置數(shù)端輸入應(yīng)該是（）

uo與ui大小相等，相位相反，此時的電路稱為反相器，或倒相器。

6進(jìn)制異步清零，最后一個計數(shù)狀態(tài)應(yīng)該為（）

反相比例運(yùn)算，放大倍數(shù)為5，輸入0.2v，輸出為（）v。