填空題

Verilog HDL的模塊Verilog HDL模塊的T/O聲明用來聲明模塊端口定義中各端口數(shù)據(jù)流動(dòng)方向，包括（）、（）和（）。

答案：輸入（input）；輸出（output）；雙向（inout）

你可能感興趣的試題

Verilog HDL的模塊端口定義用來聲明電路設(shè)計(jì)模塊的（）和（）。

答案：輸入端口；輸出端口

一個(gè)完整的Verilog HDL設(shè)計(jì)模塊包括：（）、（）、（）和（）4個(gè)部分。

答案：端口定義；I/O聲明；信號類型聲明；功能描述