單項(xiàng)選擇題

用Verilog HDL的元件例化方式建模來(lái)完成的設(shè)計(jì)一般屬于（）描述方式。

A.行為
B.結(jié)構(gòu)
C.功能
D.行為和結(jié)構(gòu)

你可能感興趣的試題

單項(xiàng)選擇題

Verilog HDL的功能描述是用來(lái)描述設(shè)計(jì)模塊的內(nèi)部結(jié)構(gòu)和模塊端口間的邏輯關(guān)系，通常把確定這些設(shè)計(jì)模塊描述的方法稱為（）。

A.綜合
B.仿真
C.建模
D.設(shè)計(jì)

單項(xiàng)選擇題

在VerilogHDL模塊的I/O聲明中，用來(lái)聲明端口數(shù)據(jù)流動(dòng)方向的關(guān)鍵字包括（）。

A.input
B.output
C.inout
D.以上均可