<tfoot id="uasgm"></tfoot><noframes id="uasgm"><fieldset id="uasgm"></fieldset></noframes>

<noframes id="uasgm"></noframes>

單項(xiàng)選擇題

在Verilog HDL的設(shè)計(jì)模塊中，最常用的寄存器型變量是（）型變量。

A.reg
B.nets
C.reg或nets
D.integer

你可能感興趣的試題

單項(xiàng)選擇題

在Verilog HDL的并接操作運(yùn)算中，已知A=8`b11010001，B=8`b10100010，則{A[3：0]，B[5：2]}的結(jié)果是（）。

A.8`b11010001
B.8`b101000010
C.8`b00011000
D.8`b11110000

單項(xiàng)選擇題

在Verilog HDL的并接操作運(yùn)算中，用符號(hào)”<<”實(shí)現(xiàn)對(duì)操作數(shù)的（）操作。

A.邏輯右移
B.算術(shù)右移
C.邏輯左移
D.算術(shù)左移

<abbr id="e0cms"></abbr><button id="e0cms"><fieldset id="e0cms"></fieldset></button>