判斷題

Cache命中時(shí)間往往會(huì)直接影響到處理器的時(shí)鐘頻率。

答案：正確

你可能感興趣的試題

硬件預(yù)取通常需要非阻塞cache的支持。

答案：正確

預(yù)取只有在處理器能繼續(xù)執(zhí)行其它指令的同時(shí)進(jìn)行才有意義。

答案：正確