單項(xiàng)選擇題根據(jù)通信時(shí)延公式，若通信總量N為100字節(jié)，總線寬度W為32位，一次可以傳輸4個(gè)字節(jié)，每次總線時(shí)長(zhǎng)為20ns，可計(jì)算得通信時(shí)延為（）

A.300ns
B.400ns
C.500ns
D.600ns


您可能感興趣的試卷

你可能感興趣的試題

1.多項(xiàng)選擇題有關(guān)Vivado HLS工具平臺(tái)使用的正確說(shuō)法是（）

A.Vivado HLS是高階層次綜合工具，可直接使用C ，C++以及System C語(yǔ)言規(guī)范對(duì)Xilinx可編程器件進(jìn)行編程
B.按照Vivado HLS規(guī)范將一般的C/C++代碼改寫(xiě)為符合HLS標(biāo)準(zhǔn)的代碼
C.可以直接從Vivado HLS的“Utilization Estimates（資源利用估算）”中獲得LUT數(shù)
D.任務(wù)硬件時(shí)間是任務(wù)硬件實(shí)現(xiàn)執(zhí)行的時(shí)間，與測(cè)試用例有關(guān)。硬件時(shí)間可以從硬件資源信息獲得

2.多項(xiàng)選擇題以下關(guān)于FPGA硬件資源的正確說(shuō)法的是（）

A.FPGA硬件資源包括查找表LUT和觸發(fā)器FF
B.查找表LUT屬于組合邏輯
C.觸發(fā)器FF屬于時(shí)序邏輯
D.查找表LUT與觸發(fā)器FF均屬于組合邏輯

3.多項(xiàng)選擇題以下關(guān)于硬件屬性獲取正確的是（）

A.硬件屬性一般包括硬件執(zhí)行時(shí)間和硬件面積
B.硬件面積估算一般通過(guò)ASIC定制的設(shè)計(jì)方法
C.FPGA硬件面積無(wú)法通過(guò)查找表LUT個(gè)數(shù)進(jìn)行估算
D.硬件執(zhí)行時(shí)間可以通過(guò)Vivado HLS工具獲得

5.多項(xiàng)選擇題以下關(guān)于軟件時(shí)間說(shuō)法正確的是（）

A.軟件時(shí)間T是軟件執(zhí)行時(shí)鐘周期數(shù)N與時(shí)鐘頻率H倒數(shù)之積
B.Matlab工具通過(guò)加tic和toc獲取軟件執(zhí)行時(shí)間
C.軟件運(yùn)行時(shí)間每次獲取的結(jié)果不變
D.機(jī)器周期是計(jì)算機(jī)中最小的時(shí)間單位