為提高CMOS集成電路的抗自鎖能力，可在版圖設(shè)計(jì)上采取哪些措施？

由于襯底材料的緣故會(huì)自動(dòng)產(chǎn)生電容，這種電容稱(chēng)為（）。

在圖中，若所有的晶體管都工作在飽和區(qū)，畫(huà)出Vx從一個(gè)大的正值下降時(shí)Ix的草圖。

半導(dǎo)體工藝技術(shù)中，器件互連材料通常包括（）等。

集成電容主要有幾種結(jié)構(gòu)？

從天然硅中獲得達(dá)到生產(chǎn)半導(dǎo)體器件所需純度的SGS要經(jīng)過(guò)（）等步驟。

從設(shè)計(jì)的觀點(diǎn)出發(fā)，版圖設(shè)計(jì)規(guī)則應(yīng)包括哪些部分？

材料根據(jù)流經(jīng)材電流的不同可分為三類(lèi)（）。

利用2μm×6μm的多晶硅柵極覆蓋在4μm×12μm薄氧化層的正中間構(gòu)成一個(gè)MOS管，已知Cox＝5×10-4pF/μm2，估算柵極電容。

集成電路電阻可以通過(guò)（）產(chǎn)生。