A.被配置成GPIOB.輸出高低電平作為邏輯“1”和“0”C.接收和識(shí)別高低電平作為邏輯“1”和“0”D.作為RESET引腳
A.將R3中內(nèi)容存儲(chǔ)到R4中B.將R4中內(nèi)容加載到R3中C.將R3中內(nèi)容存儲(chǔ)到R4中內(nèi)容所指向的內(nèi)存地址D.將R4中內(nèi)容所指向的內(nèi)存地址中的內(nèi)容加載到R3中
A.BB.MOVC.BXD.BXL