A. 微處理器 B. 模擬IP核 C. 存儲(chǔ)器或片外存儲(chǔ)控制接口 D. FPGA
A. 指令流水將會(huì)終止,如果發(fā)生不能順序執(zhí)行時(shí)。 B. 流水線可分成若干相互聯(lián)系的子過程。 C. 實(shí)現(xiàn)子過程的功能所需時(shí)間盡可能相等。 D. 形成流水處理需要一定的準(zhǔn)備的時(shí)間。
A.VxWorks源碼開源,用戶的開發(fā)成本低。 B.簡潔、緊湊、高效的內(nèi)核。 C.支持多任務(wù),實(shí)時(shí)性強(qiáng)。 D.較好的兼容性和對多種硬件環(huán)境的支持