A.Dk B.Df C.Dp D.Dr
A.DDR2采用了支持1.8V電壓的SSTL-18電平標(biāo)準(zhǔn) B.DDR2采用的是FBGA封裝 C.DDR2內(nèi)存可進(jìn)行4bit預(yù)讀取 D.相對(duì)DDR,DDR2的功耗和發(fā)熱量更低
A.如果CPU掛兩片DDR2顆粒時(shí)拓?fù)浣ㄗh采用對(duì)稱的T型結(jié)構(gòu),分支端靠近信號(hào)的接收端 B.串聯(lián)電阻靠近驅(qū)動(dòng)端放置(5mm以內(nèi)),并聯(lián)電阻靠近接收端放置(5mm以內(nèi)) C.布局布線要保證所有地址、控制信號(hào)拓?fù)浣Y(jié)構(gòu)的一致性及長度上的匹配 D.地址、控制、時(shí)鐘線(遠(yuǎn)端分支結(jié)構(gòu))的等長范圍≤200mil