A.ABC
B.ADE
C.ADEG
D.A
您可能感興趣的試卷
你可能感興趣的試題
A.邏輯函數(shù)的表達(dá)方法有真值表、邏輯表達(dá)式、邏輯圖和卡諾圖
B.真值表是將邏輯函數(shù)的最小項按一定規(guī)律排列成正方形或矩形
C.有了某函數(shù)的一種表示方法，就可以轉(zhuǎn)換成其他表示方法
D.在電路的分析設(shè)計中，一般先列寫真值表，再根據(jù)真值表列寫出函數(shù)關(guān)系式
A.當(dāng)A=0、B=1、C=0時，Y=1
B.當(dāng)A=0、B=0、C=1時，Y=1
C.當(dāng)A=1、B=0、C=0時，Y=1
D.當(dāng)A=1、B=0、C=0時，Y=0
A.A+A=A
B.A*A=A
C.A+0=0
D.A+1=1
A.與非門
B.與門
C.或非門
D.或門
A.全部為高電平
B.至少一個端為低電平
C.全部為低電平
D.至少一個端為高電平
最新試題
如果一個半導(dǎo)體存儲器中有m位地址線，則應(yīng)有（）個存儲單元，若輸出位數(shù)為n位，則其存儲容量為（）位。
A*B*B**C=（）。
R-S觸發(fā)器的基本性質(zhì)是（）。
將一個最大幅值為5V的模擬信號轉(zhuǎn)換為數(shù)字信號，要使模擬信號每變化10mV，數(shù)字信號的最低位發(fā)生變化，應(yīng)選用（）位的A／D轉(zhuǎn)換器。
一個振蕩器電路中晶振元件的標(biāo)稱頻率是6MHz，電容為30pF，則該電路輸出信號的頻率是（）MHz。
四位并行輸入寄存器輸入一個新的四位數(shù)據(jù)時需要（）個CP時鐘脈沖信號。
增加單穩(wěn)態(tài)觸發(fā)器的定時電阻R的值可以使輸出脈沖的（）。
RAM的基本結(jié)構(gòu)包含地址譯碼器、存儲矩陣和讀寫電路三大部分。一個RAM芯片有11個地址輸入端，8個數(shù)據(jù)輸出端，則該RAM芯片的容量是（）位。
用觸發(fā)器組成12進(jìn)制數(shù)計數(shù)器，至少應(yīng)用觸發(fā)器的個數(shù)為（）個。
下列邏輯代數(shù)基本運算關(guān)系式中不正確的是（）。