D觸發(fā)器組成的同步時序邏輯電路如題36圖所示,該時序電路為()。
A.四進制減法計算器 B.四進制加法計算器 C.三進制減法計算器 D.三進制加法計算器
A.1.5 B.1.54 C.1.52 D.1.56
A. B. C. D.