A.噪聲容限低
B.電源適用范圍寬
C.功耗極低
D.扇出能力強(qiáng)
您可能感興趣的試卷
你可能感興趣的試題
A.微功耗
B.高速度
C.高抗干擾能力
D.電源范圍寬
A.降低飽和深度
B.增加飽和深度
C.采用有源泄放回路
D.采用抗飽和三極管
A.懸空
B.通過電阻2.7kΩ接電源
C.通過電阻2.7kΩ接地
D.通過電阻510Ω接地
A.正或門
B.正非門
C.正與門
D.負(fù)或門
A.TSL門
B.OC門
C.漏極開路門
D.CMOS與非門
最新試題
簡述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。
如要將一個(gè)最大幅度為5.1V的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，要求輸入每變化20mV，輸出信號(hào)的最低位（LSB）發(fā)生變化，應(yīng)選用（）位ADC。
利用2個(gè)74LS138和1個(gè)非門，可以擴(kuò)展得到1個(gè)（）線譯碼器。
試提出數(shù)字頻率計(jì)的三種設(shè)計(jì)方案，比較各種方案的特點(diǎn)。如果用HDPLD來實(shí)現(xiàn)，設(shè)計(jì)方案是最佳嗎？簡述理由。
一個(gè)兩輸入端的門電路，當(dāng)輸入為10時(shí)，輸出不是1的門電路為（）
采用浮柵技術(shù)的EPROM中存儲(chǔ)的數(shù)據(jù)是（）可擦除的。
若停電數(shù)分鐘后恢復(fù)供電，（）中的信息能夠保持不變。
小容量RAM內(nèi)部存儲(chǔ)矩陣的字?jǐn)?shù)與外部地址線數(shù)n的關(guān)系一般為（）
ROM可以用來存儲(chǔ)程序、表格和大量固定數(shù)據(jù)，但它不可以用來實(shí)現(xiàn)（）。
一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體？是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體？簡述它們的作用。