A.字符編碼
B.5421BCD碼
C.8421BCD碼
D.余3BCD碼
您可能感興趣的試卷
你可能感興趣的試題
A.二進(jìn)制
B.BCD碼
C.十進(jìn)制
D.十六進(jìn)制
A.器件的狀態(tài)
B.電平的高低
C.脈沖的有無
D.數(shù)量的大小
A.在時間和數(shù)值變化上都是離散的信號；
B.在時間和數(shù)值變化上都是連續(xù)的信號；
C.屬于二值信號，用高電平和電平來表示；
D.無規(guī)律變化信號。
A.小規(guī)模集成電路（SSI）
B.中規(guī)模集成電路（MSI）
C.大規(guī)模集成電路（LSI）
D.超大規(guī)模集成電路（VLSI）
A.接相應(yīng)的邏輯電平
B.與有用輸入端并接
C.懸空
D.接電源
最新試題
如果把D觸發(fā)器的輸出Q反饋連接到輸入D，則輸出Q的脈沖波形的頻率為CP脈沖頻率f的（）。
與倒T形電阻網(wǎng)絡(luò)DAC相比，權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了（）對轉(zhuǎn)換精度的影響。
用1M×4的DRAM芯片通過（）擴(kuò)展可以獲得4M×8的存儲器。
如要將一個最大幅度為5.1V的模擬信號轉(zhuǎn)換為數(shù)字信號，要求輸入每變化20mV，輸出信號的最低位（LSB）發(fā)生變化，應(yīng)選用（）位ADC。
什么是觸發(fā)器的不定狀態(tài)，如何避免不定狀態(tài)的出現(xiàn)？
兩個與非門構(gòu)成的基本RS觸發(fā)器，當(dāng)Q=1、Q=0時，兩個輸入信號R=1和S=1。觸發(fā)器的輸出Q會（）。
一個16選一的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有（）個。
要使JK觸發(fā)器的輸出Q從1就成0，它的輸入信號JK就為（）。
利用2個74LS138和1個非門，可以擴(kuò)展得到1個（）線譯碼器。
判斷如下VHDL的操作是否正確，如不正確，請改正。字符a和b的數(shù)據(jù)類型是BIT，c是INTEGER，執(zhí)行c＜=a+b。