多項(xiàng)選擇題邏輯代數(shù)的反演規(guī)則是指將函數(shù)L中（），就可以得到L的反函數(shù)

A.與（·）換成或（＋），或（＋）換成與（·）
B.原變量變換為反變量，反變量變換為原變量
C.0換成1，1換成0
D.化成最簡(jiǎn)與或表達(dá)式


你可能感興趣的試題

1.多項(xiàng)選擇題BCD碼是用于表示十進(jìn)制數(shù)的二進(jìn)制代碼，常見(jiàn)的BCD碼有（）。

A.字符編碼
B.5421BCD碼
C.8421BCD碼
D.余3BCD碼

2.多項(xiàng)選擇題數(shù)制實(shí)際上指的是數(shù)的進(jìn)位制，下列哪些屬于數(shù)制的種類(lèi)。（）。

A.二進(jìn)制
B.BCD碼
C.十進(jìn)制
D.十六進(jìn)制

3.多項(xiàng)選擇題數(shù)字電路中的1和0可以代表（）。

A.器件的狀態(tài)
B.電平的高低
C.脈沖的有無(wú)
D.數(shù)量的大小

4.多項(xiàng)選擇題對(duì)數(shù)字信號(hào)描述正確的有（）。

A.在時(shí)間和數(shù)值變化上都是離散的信號(hào)；
B.在時(shí)間和數(shù)值變化上都是連續(xù)的信號(hào)；
C.屬于二值信號(hào)，用高電平和電平來(lái)表示；
D.無(wú)規(guī)律變化信號(hào)。

5.多項(xiàng)選擇題按集成度的不同可以把集成電路分為（）

A.小規(guī)模集成電路（SSI）
B.中規(guī)模集成電路（MSI）
C.大規(guī)模集成電路（LSI）
D.超大規(guī)模集成電路（VLSI）

最新試題

小容量RAM內(nèi)部存儲(chǔ)矩陣的字?jǐn)?shù)與外部地址線(xiàn)數(shù)n的關(guān)系一般為（）

題型：?jiǎn)雾?xiàng)選擇題

以下哪個(gè)編碼不能是二－十進(jìn)制譯碼器的輸入編碼（）

題型：?jiǎn)雾?xiàng)選擇題

一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體？是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體？簡(jiǎn)述它們的作用。

題型：?jiǎn)柎痤}

（）在計(jì)算機(jī)系統(tǒng)中得到了廣泛的應(yīng)用，其中一個(gè)重要用途是構(gòu)成數(shù)據(jù)總線(xiàn)。

題型：?jiǎn)雾?xiàng)選擇題

10-4線(xiàn)優(yōu)先編碼器允許同時(shí)輸入（）路編碼信號(hào)。

題型：?jiǎn)雾?xiàng)選擇題

兩個(gè)與非門(mén)構(gòu)成的基本RS觸發(fā)器，當(dāng)Q=1、Q=0時(shí)，兩個(gè)輸入信號(hào)R=1和S=1。觸發(fā)器的輸出Q會(huì)（）。

題型：?jiǎn)雾?xiàng)選擇題

與倒T形電阻網(wǎng)絡(luò)DAC相比，權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了（）對(duì)轉(zhuǎn)換精度的影響。

題型：?jiǎn)雾?xiàng)選擇題

TTL與非門(mén)輸出高電平的參數(shù)規(guī)范值是（）

題型：?jiǎn)雾?xiàng)選擇題

用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù)，需要增加若干個(gè)（）。

題型：?jiǎn)雾?xiàng)選擇題

采用浮柵技術(shù)的EPROM中存儲(chǔ)的數(shù)據(jù)是（）可擦除的。

題型：?jiǎn)雾?xiàng)選擇題