A.時(shí)鐘脈沖
B.時(shí)鐘信號(hào)
C.CP
D.輸入信號(hào)
您可能感興趣的試卷
你可能感興趣的試題
A.鍵盤輸入
B.開(kāi)關(guān)消噪
C.防抖動(dòng)
D.數(shù)據(jù)運(yùn)算
A.置0
B.置1
C.保持記憶
D.裝態(tài)不定
A.D觸發(fā)器
B.同步觸發(fā)器
C.JK觸發(fā)器
D.T和T’觸發(fā)器
A.基本RS觸發(fā)器
B.同步觸發(fā)器
C.主從觸發(fā)器
D.JK觸發(fā)器
A.具有兩個(gè)能自行保持的穩(wěn)定狀態(tài)
B.有三個(gè)穩(wěn)定狀態(tài)
C.根據(jù)不同的輸入信號(hào)可以置成1或0狀態(tài)
D.沒(méi)有記憶功能
最新試題
TTL與非門輸出低電平的參數(shù)規(guī)范值是()
要使JK觸發(fā)器的輸出Q從1就成0,它的輸入信號(hào)JK就為()。
以下哪個(gè)編碼不能是二-十進(jìn)制譯碼器的輸入編碼()
采用浮柵技術(shù)的EPROM中存儲(chǔ)的數(shù)據(jù)是()可擦除的。
利用2個(gè)74LS138和1個(gè)非門,可以擴(kuò)展得到1個(gè)()線譯碼器。
TTL與非門輸入短路電流IIS的參數(shù)規(guī)范值是()。
兩個(gè)與非門構(gòu)成的基本RS觸發(fā)器,當(dāng)Q=1、Q=0時(shí),兩個(gè)輸入信號(hào)R=1和S=1。觸發(fā)器的輸出Q會(huì)()。
一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體?是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體?簡(jiǎn)述它們的作用。
27系列EPROM存儲(chǔ)的數(shù)據(jù)是()可擦除的。
具有“有1出0、全0出1”功能的邏輯門是()