A.74LS00
B.74LS160
C.74LS164
D.74LS194
您可能感興趣的試卷
你可能感興趣的試題
A.串行輸入，并行輸出
B.串行輸入串行輸出
C.并行輸入，并行輸出
D.并行輸入，串行輸出
A.同步計(jì)數(shù)器
B.異步計(jì)數(shù)器
C.十進(jìn)制計(jì)數(shù)器
D.二進(jìn)制計(jì)數(shù)器
A.同步計(jì)數(shù)器
B.加法計(jì)數(shù)器
C.減法計(jì)數(shù)器
D.異步計(jì)數(shù)器
A.寫方程式
B.計(jì)算并列出狀態(tài)轉(zhuǎn)換表
C.畫出狀態(tài)轉(zhuǎn)換圖或者時(shí)序圖
D.根據(jù)狀態(tài)轉(zhuǎn)換圖或時(shí)序圖說(shuō)明電路的邏輯功能
A.統(tǒng)計(jì)輸入脈沖的個(gè)數(shù)
B.用于記時(shí)、記數(shù)系統(tǒng)
C.分頻
D.產(chǎn)生序列脈沖
最新試題
與倒T形電阻網(wǎng)絡(luò)DAC相比，權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了（）對(duì)轉(zhuǎn)換精度的影響。
27系列EPROM存儲(chǔ)的數(shù)據(jù)是（）可擦除的。
基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài)，所以它不能被稱為（）觸發(fā)器。
用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù)，需要增加若干個(gè)（）。
一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體？是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體？簡(jiǎn)述它們的作用。
TTL與非門閾值電壓UT的典型值是（）
TTL與非門輸出低電平的參數(shù)規(guī)范值是（）
采用浮柵技術(shù)的EPROM中存儲(chǔ)的數(shù)據(jù)是（）可擦除的。
如要將一個(gè)最大幅度為5.1V的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，要求輸入每變化20mV，輸出信號(hào)的最低位（LSB）發(fā)生變化，應(yīng)選用（）位ADC。
如果把D觸發(fā)器的輸出Q反饋連接到輸入D，則輸出Q的脈沖波形的頻率為CP脈沖頻率f的（）。