多項選擇題一個完整的PLD設計流程有設計準備、設計輸入等四個步驟和（）兩驗證過程。
A.設計校驗（功能仿真和時序仿真）
B.器件加密
C.器件老化
D.器件測試
您可能感興趣的試卷
你可能感興趣的試題
1.多項選擇題一個完整的PLD設計流程有哪幾個步驟和兩種驗證過程。（）
A.設計準備
B.設計輸入
C.設計處理
D.器件編程
2.多項選擇題PLD的設計方法主要有（）。
A.積木式
B.模塊式
C.自下而上式
D.自上而下式
3.多項選擇題下列PLD電路的或陣列可編程的器件是（）。
A.PROM
B.FPLA
C.PAL
D.GAL
4.多項選擇題下列PLD電路的與陣列可編程的器件是（）。
A.PROM
B.FPLA
C.PAL
D.GAL
5.多項選擇題下列常用的集成ADC屬于雙積分型的有（）
A.ICL7107
B.AD574A
C.ICL7106
D.ADC0809
最新試題
利用2個74LS138和1個非門，可以擴展得到1個（）線譯碼器。
題型：單項選擇題
用1M×4的DRAM芯片通過（）擴展可以獲得4M×8的存儲器。
題型：單項選擇題
TTL與非門輸出高電平的參數(shù)規(guī)范值是（）
題型：單項選擇題
一個16選一的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有（）個。
題型：單項選擇題
用原碼輸出的譯碼器實現(xiàn)多輸出邏輯函數(shù)，需要增加若干個（）。
題型：單項選擇題
基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài)，所以它不能被稱為（）觸發(fā)器。
題型：單項選擇題
TTL與非門輸入短路電流IIS的參數(shù)規(guī)范值是（）。
題型：單項選擇題
如果把D觸發(fā)器的輸出Q反饋連接到輸入D，則輸出Q的脈沖波形的頻率為CP脈沖頻率f的（）。
題型：單項選擇題
7系列EPROM存儲的數(shù)據(jù)是（）可擦除的。
題型：單項選擇題
10-4線優(yōu)先編碼器允許同時輸入（）路編碼信號。
題型：單項選擇題