由JK觸發(fā)器組成的應(yīng)用電路如圖所示,設(shè)觸發(fā)器的初值都為0,經(jīng)分析可知這是一個(gè)()。
A.同步二進(jìn)制加法計(jì)數(shù)器
B.同步四進(jìn)制加法計(jì)數(shù)器
C.同步三進(jìn)制計(jì)數(shù)器
D.同步三進(jìn)制減法計(jì)數(shù)器
如圖所示邏輯電路中,當(dāng)輸出F=0時(shí),輸入A、B、C、D、E必須是()。
A.11101
B.01010
C.10101
D.00101