填空題

使用QuartusⅡ的圖形編輯方式輸入的電路原理圖文件必須通過（）才能進行仿真驗證。

答案：編譯

你可能感興趣的試題

在VHDL中，用語句（）表示clock的上升沿。

答案： clock‟EVENT AND clock=‟1‟

在VHDL的IEEE標準庫中，預定義的標準邏輯數(shù)據(jù)STD_LOGIC有（）種邏輯值。

答案： 9

<ul id="ceqwe"><pre id="ceqwe"></pre></ul>