要訪問(wèn)存放主存儲(chǔ)器、寄存器、堆棧、I/O接口中的數(shù)據(jù)，不必對(duì)這些存儲(chǔ)不見(jiàn)的空間進(jìn)行編址。

在串行I/O無(wú)法滿(mǎn)足性能需求的情況，通過(guò)多個(gè)I/O通道并行訪問(wèn)多個(gè)磁盤(pán)的方法就成了很自然的想法，即并行I/O技術(shù)。

流水線(xiàn)中若程序存在相關(guān)，就一定會(huì)產(chǎn)生沖突。

降低Cache不命中率的方法包括（）。

調(diào)度算法的一般目標(biāo)是使用最少的處理機(jī)、在最短的時(shí)間內(nèi)完成并行程序的執(zhí)行任務(wù)。

用戶(hù)程序是通過(guò)（）來(lái)調(diào)用通道的。

計(jì)算機(jī)系統(tǒng)為改善CPU與處理器之間的速度匹配問(wèn)題，在CPU和主存儲(chǔ)器之間加入一個(gè)高速、小容量的緩沖存儲(chǔ)器Cache，構(gòu)成Cache-主存儲(chǔ)器的存儲(chǔ)系統(tǒng)。

假設(shè)Cache大小為8塊、主存大小為16塊，都從0開(kāi)始編號(hào)。若采用直接映象，則塊號(hào)為10的主存塊可以放入到塊號(hào)為（）的Cache塊。

在存儲(chǔ)層次中，平均訪存時(shí)間與（）有關(guān)。

（）是位交叉奇偶校驗(yàn)磁盤(pán)陣列。