設(shè)現(xiàn)有 正邊沿觸發(fā)的JK觸發(fā)器和與非門元件,數(shù)目不限。如圖,給定時鐘脈沖序列CLK,請設(shè)計 同步時序邏輯電路,以實(shí)現(xiàn)Y1和Y2的波形輸出。
(1)根據(jù)設(shè)計需求,請簡要說明電路設(shè)計的思路;
(2)推導(dǎo)出電路的狀態(tài)方程、輸出方程、驅(qū)動方程,并要求驅(qū)動邏輯最簡;
(3)繪制出電路的原理圖,并要求能夠自啟動。
分析圖給出的計數(shù)器電路,74LS161為同步二進(jìn)制計數(shù)器,其功能表見表。請寫出分析思路,并說明這是多少進(jìn)制的計數(shù)器。
電路如圖所示,F(xiàn)F1和FF