A.提高執(zhí)行速度
B.簡(jiǎn)化控制時(shí)序
C.降低控制器成本
D.支持微程序控制方式
您可能感興趣的試卷
你可能感興趣的試題
A.單總線結(jié)構(gòu)
B.微型計(jì)算機(jī)中的CPU控制
C.組合邏輯控制器
D.微程序控制器
A.只適用于CPU內(nèi)部控制
B.只適用于對(duì)外圍設(shè)備控制
C.由統(tǒng)一時(shí)序信號(hào)控制
D.所有指令執(zhí)行時(shí)間都相同
A.必須在—條指令執(zhí)行完畢
B.必須在—個(gè)總線周期結(jié)束
C.可在任一時(shí)鐘周期結(jié)束
D.在判明設(shè)有中斷請(qǐng)求之后
A.組合合邏輯控制器的時(shí)序系統(tǒng)比較簡(jiǎn)單
B.微程序控制器的時(shí)序系統(tǒng)比較簡(jiǎn)單
C.兩者的時(shí)序系統(tǒng)復(fù)雜程度相同
D.可能是組合邏輯控制器時(shí)序系統(tǒng)簡(jiǎn)單，也可能微程序控制器時(shí)序系統(tǒng)簡(jiǎn)單
A.CPU控制
B.微程序控制
C.系統(tǒng)總線控制
D.CPU內(nèi)部總線控制
最新試題
計(jì)算機(jī)采用總線結(jié)構(gòu)的好處是（）。
從給定的選項(xiàng)中選擇認(rèn)為正確的一項(xiàng)。A.存儲(chǔ)矩陣B.全相聯(lián)映像C.組相聯(lián)映像D.虛擬存儲(chǔ)器E.高速緩存F.主存地址空間G.輔存地址空間H.局部性I.局限性（1）無(wú)論是動(dòng)態(tài)存儲(chǔ)器還是靜態(tài)存儲(chǔ)器，都是由（）、地址譯碼器和輸入、輸出控制電路組成的。（2）在Cache的三種映像方式中，（）實(shí)際上是對(duì)另外兩種映像方式的折中，是它們的普遍形式。（3）計(jì)算機(jī)存儲(chǔ)系統(tǒng)中，（）是解決運(yùn)行大程序主存空間不足所使用的技術(shù)。（4）虛擬存儲(chǔ)器有三種地址空間，其中（）用于存放運(yùn)行的程序和數(shù)據(jù)。（5）多級(jí)結(jié)構(gòu)存儲(chǔ)器系統(tǒng)，是建立在程序運(yùn)行的（）原理之上的。
RAM記憶單元從6管變到4管，在保持狀態(tài)時(shí)沒(méi)有外加電源供電，使得RAM成為了（）。
主存儲(chǔ)器通常由以下哪些部分組成？（）
將十六進(jìn)制數(shù)（1A5）16轉(zhuǎn)換為十進(jìn)制數(shù)，正確結(jié)果為（）。
從6管的SRAM記憶單元到單管的DRAM記憶單元，有利于提高（）。
計(jì)算機(jī)的I/O接口是（）之間的交接界面。
若I/O類(lèi)指令采用獨(dú)立編址，對(duì)系統(tǒng)帶來(lái)的影響主要是（）。
由硬件實(shí)現(xiàn)的功能改由軟件模擬來(lái)實(shí)現(xiàn)的做法被稱(chēng)為（）
存儲(chǔ)在能永久保存信息的器件中的程序被稱(chēng)為（）。