?測得放大電路中晶體管各電極電位如圖所示,該管的電極從左到右依次為()。
A.c、b、e
B.c、e、b
C.b、e、c
D.e、b、c
您可能感興趣的試卷
你可能感興趣的試題
基本共射放大電路輸出特性曲線及放大電路的交流、直流負(fù)載線如圖所示。該電路最大不失真輸出電壓的幅值是()V。
A.10
B.6
C.4
D.2
在如圖所示的交流通路中,輸出電壓可表示為()
A.A
B.B
C.C
D.D
A.飽和
B.截止
C.放大
D.損壞
A.基極電流
B.集電極電流
C.發(fā)射極電流
D.反向飽和電流
A.1
B.2
C.3
D.4
最新試題
可以通過新增以下哪些類型文件添加ChipScope調(diào)試IP核?()
用作電壓放大器時,CS放大器不合適的參數(shù)為()。?
?6位7段數(shù)碼管動態(tài)顯示模塊如圖,要求人眼看到所有數(shù)碼管同時顯示各自對應(yīng)的數(shù)字,控制數(shù)碼管位選信號的動態(tài)掃描時鐘信號頻率約為多少?()
?TTL或非門組成的邏輯電路如圖所示,當(dāng)輸入為以下哪種狀態(tài)時會出現(xiàn)冒險現(xiàn)象?()
?CS、CG和CD三種組態(tài)中,最適合做電壓放大器的還是CS放大器。
?verilog語法中,間隔符號主要包括()。
?數(shù)字頻率計采用4個數(shù)字的BCD碼計數(shù)器,若采樣時間0.01s,那么它能夠測量的最大頻率是多少?()
?在使用verilog描述一個二選一的數(shù)據(jù)選擇器時,使用一條語句來進(jìn)行描述assign out1=(sel &b)∣(~sel &a),這條語句對應(yīng)的是()。
?verilogHDL的基本結(jié)構(gòu)中通常需要進(jìn)行模塊范圍的定義,VerilogHDL的模塊范圍的定義的開始和結(jié)束方式是()。
CG放大器因其輸入電阻過小,因此沒什么用處。