具有“有1出0、全0出1”功能的邏輯門是（）

要使JK觸發(fā)器的輸出Q從1就成0，它的輸入信號JK就為（）。

TTL與非門輸入短路電流IIS的參數(shù)規(guī)范值是（）。

根據(jù)什么判斷簡單電路中的險(xiǎn)象存在？

判斷如下VHDL的操作是否正確，如不正確，請改正。字符a和b的數(shù)據(jù)類型是BIT，c是INTEGER，執(zhí)行c＜=a+b。

采用浮柵技術(shù)的EPROM中存儲(chǔ)的數(shù)據(jù)是（）可擦除的。

一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體？是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體？簡述它們的作用。

基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài)，所以它不能被稱為（）觸發(fā)器。

一個(gè)兩輸入端的門電路，當(dāng)輸入為10時(shí)，輸出不是1的門電路為（）

雙積分型數(shù)字電壓表是否需要取樣-保持電路？請說明理由。