問答題試提出數(shù)字頻率計(jì)的三種設(shè)計(jì)方案，比較各種方案的特點(diǎn)。如果用HDPLD來實(shí)現(xiàn)，設(shè)計(jì)方案是最佳嗎？簡述理由。
您可能感興趣的試卷
你可能感興趣的試題
2.單項(xiàng)選擇題若停電數(shù)分鐘后恢復(fù)供電，（）中的信息能夠保持不變。
A.RAM
B.COMP
C.ROM
D.MUX
3.單項(xiàng)選擇題ROM可以用來存儲程序、表格和大量固定數(shù)據(jù)，但它不可以用來實(shí)現(xiàn)（）。
A.代碼轉(zhuǎn)換
B.邏輯函數(shù)
C.乘法運(yùn)算
D.計(jì)數(shù)器
4.單項(xiàng)選擇題電可擦除的PROM器件是（）
A.EPROM
B.E2PROM
C.PLA
D.PAL
5.單項(xiàng)選擇題采用浮柵技術(shù)的EPROM中存儲的數(shù)據(jù)是（）可擦除的。
A.不
B.紫外線
C.電
D.高壓電
最新試題
一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體？是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體？簡述它們的作用。
題型：問答題
如要將一個(gè)最大幅度為5.1V的模擬信號轉(zhuǎn)換為數(shù)字信號，要求輸入每變化20mV，輸出信號的最低位（LSB）發(fā)生變化，應(yīng)選用（）位ADC。
題型：單項(xiàng)選擇題
10-4線優(yōu)先編碼器允許同時(shí)輸入（）路編碼信號。
題型：單項(xiàng)選擇題
一個(gè)16選一的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有（）個(gè)。
題型：單項(xiàng)選擇題
基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài)，所以它不能被稱為（）觸發(fā)器。
題型：單項(xiàng)選擇題
用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù)，需要增加若干個(gè)（）。
題型：單項(xiàng)選擇題
判斷如下VHDL的操作是否正確，如不正確，請改正。字符a和b的數(shù)據(jù)類型是BIT，c是INTEGER，執(zhí)行c＜=a+b。
題型：問答題
要使JK觸發(fā)器的輸出Q從1就成0，它的輸入信號JK就為（）。
題型：單項(xiàng)選擇題
TTL與非門閾值電壓UT的典型值是（）
題型：單項(xiàng)選擇題
一個(gè)兩輸入端的門電路，當(dāng)輸入為10時(shí)，輸出不是1的門電路為（）
題型：單項(xiàng)選擇題