A.丟包
B.吞吐量
C.發(fā)射時(shí)間
D.延遲
您可能感興趣的試卷
你可能感興趣的試題
A.丟包
B.發(fā)射時(shí)間
C.延遲
D.吞吐量
A.指令高速緩存
B.退役單元
C.分支寄存器
D.指令譯碼
A.消除循環(huán)的低效率
B.減少過程調(diào)用
C.消除不必要的存儲(chǔ)器使用
D.適當(dāng)添加注釋
int len = strlen(s),如果s=‛hell‛,則 len =()
A.4
B.5
C.s的首地址
D.0
typedef struct{
int num;
char *name; }
*vec_ptr;
則在IA32機(jī)器上,sizeof(vec_ptr) =()
A.4
B.8
C.12
D.16
最新試題
從6管的SRAM記憶單元到單管的DRAM記憶單元,有利于提高()。
計(jì)算機(jī)的I/O接口是()之間的交接界面。
由硬件實(shí)現(xiàn)的功能改由軟件模擬來實(shí)現(xiàn)的做法被稱為()
從給定的選項(xiàng)中選擇認(rèn)為正確的一項(xiàng)。A.并行B.串行C.端口D.接口E.輸出指令F.輸入指令(1)近距離設(shè)備與主機(jī)間傳輸數(shù)據(jù),適合選用()接口。(2)遠(yuǎn)程終端及計(jì)算機(jī)網(wǎng)絡(luò)設(shè)備等遠(yuǎn)離主機(jī)的設(shè)備傳輸信息,更適合選用()接口。(3)接口與端口是兩個(gè)不同的概念,()是指接口電路中可以被CPU直接訪問的寄存器。(4)CPU通過()可以從有關(guān)端口讀取信息。(5)CPU也可以通過()把信息寫入有關(guān)端口。
硬件堆棧是由CPU內(nèi)部的一組串聯(lián)的()組成的。
主存儲(chǔ)器通常由以下哪些部分組成?()
存儲(chǔ)器堆棧需要設(shè)置一個(gè)專門的硬件寄存器,稱為(),而寄存器堆棧則沒有。
從給定的選項(xiàng)中選擇認(rèn)為正確的一項(xiàng)。A.存儲(chǔ)矩陣B.全相聯(lián)映像C.組相聯(lián)映像D.虛擬存儲(chǔ)器E.高速緩存F.主存地址空間G.輔存地址空間H.局部性I.局限性(1)無論是動(dòng)態(tài)存儲(chǔ)器還是靜態(tài)存儲(chǔ)器,都是由()、地址譯碼器和輸入、輸出控制電路組成的。(2)在Cache的三種映像方式中,()實(shí)際上是對(duì)另外兩種映像方式的折中,是它們的普遍形式。(3)計(jì)算機(jī)存儲(chǔ)系統(tǒng)中,()是解決運(yùn)行大程序主存空間不足所使用的技術(shù)。(4)虛擬存儲(chǔ)器有三種地址空間,其中()用于存放運(yùn)行的程序和數(shù)據(jù)。(5)多級(jí)結(jié)構(gòu)存儲(chǔ)器系統(tǒng),是建立在程序運(yùn)行的()原理之上的。
動(dòng)態(tài)MOS記憶單元是靠MOS電路中的柵極()來存儲(chǔ)信息的。
若I/O類指令采用獨(dú)立編址,對(duì)系統(tǒng)帶來的影響主要是()。