A.預(yù)處理器->匯編器->編譯器->鏈接器
B.預(yù)處理器->編譯器->匯編器->鏈接器
C.編譯器->預(yù)處理器->鏈接器->匯編器
D.預(yù)處理器->編譯器->鏈接器->匯編器
您可能感興趣的試卷
你可能感興趣的試題
A.256 22 8 2
B.256 24 5 3
C.32 22 5 3
D.32 24 8 2
A.不同存儲(chǔ)器技術(shù)的訪問(wèn)時(shí)間差異很大,速度較快的技術(shù)每字節(jié)的成本要比速度較慢的技術(shù)高,而且容量較小
B.不同存儲(chǔ)器技術(shù)的訪問(wèn)時(shí)間差異很小,CPU和主存之間的速度差距在增大
C.速度較快的存儲(chǔ)器技術(shù)毎字節(jié)的成本要比速度較慢的技術(shù)高,而且容量更大,CPU和主存之間的速度差距在減小
D.不同存儲(chǔ)器技術(shù)的訪問(wèn)時(shí)間差異很大,CPU和主存之間的速度差距在減小
A.重復(fù)引用一個(gè)變量的程序具有好的時(shí)間局部性
B.對(duì)于具有步長(zhǎng)為k的引用模式的程序,步長(zhǎng)越小,空間局部性越好
C.具有步長(zhǎng)為1的引用模式的程序有很好的空間局部性。在存儲(chǔ)器中以大步長(zhǎng)跳來(lái)跳去的程序空間局部性會(huì)很差
D.對(duì)于取指令來(lái)說(shuō),循環(huán)有很好的時(shí)間和空間局部性。循環(huán)體越大,循環(huán)迭代次數(shù)越多,局部性越好
A、2ms
B、4ms
C、8ms
D、12ms
A.PROM
B.FPM DRAM
C.SSD
D.EEPROM
最新試題
RAM記憶單元從6管變到4管,在保持狀態(tài)時(shí)沒(méi)有外加電源供電,使得RAM成為了()。
從給定的選項(xiàng)中選擇認(rèn)為正確的一項(xiàng)。A.存儲(chǔ)矩陣B.全相聯(lián)映像C.組相聯(lián)映像D.虛擬存儲(chǔ)器E.高速緩存F.主存地址空間G.輔存地址空間H.局部性I.局限性(1)無(wú)論是動(dòng)態(tài)存儲(chǔ)器還是靜態(tài)存儲(chǔ)器,都是由()、地址譯碼器和輸入、輸出控制電路組成的。(2)在Cache的三種映像方式中,()實(shí)際上是對(duì)另外兩種映像方式的折中,是它們的普遍形式。(3)計(jì)算機(jī)存儲(chǔ)系統(tǒng)中,()是解決運(yùn)行大程序主存空間不足所使用的技術(shù)。(4)虛擬存儲(chǔ)器有三種地址空間,其中()用于存放運(yùn)行的程序和數(shù)據(jù)。(5)多級(jí)結(jié)構(gòu)存儲(chǔ)器系統(tǒng),是建立在程序運(yùn)行的()原理之上的。
計(jì)算機(jī)中機(jī)器訪問(wèn)的最小單位被稱為()。
在堆棧計(jì)算機(jī)中,保存操作數(shù)和運(yùn)算結(jié)果的唯一場(chǎng)所是()。
從6管的SRAM記憶單元到單管的DRAM記憶單元,有利于提高()。
動(dòng)態(tài)MOS記憶單元是靠MOS電路中的柵極()來(lái)存儲(chǔ)信息的。
從給定的選項(xiàng)中選擇你認(rèn)為正確的一項(xiàng)。A.讀取指令B.指令譯碼C.下一條指令地址的計(jì)算D.數(shù)據(jù)計(jì)算E.控制器設(shè)計(jì)簡(jiǎn)單F.控制器設(shè)計(jì)復(fù)雜(1)一個(gè)指令周期中,()是每一條指令都必須執(zhí)行的,所完成的功能對(duì)所有指令都相同。(2)一個(gè)指令周期中,()對(duì)多數(shù)指令所完成的功能是類似的。(3)一條指令在執(zhí)行過(guò)程中,一定要完成()并保存,以保證程序自動(dòng)連續(xù)執(zhí)行。(4)指令采取順序方式執(zhí)行的優(yōu)點(diǎn)是()。(5)指令流水線方式是提高計(jì)算機(jī)硬件性能的重要技術(shù)和有效措施,但它的()。
已知定點(diǎn)小數(shù)的真值X=-0.1001,Y=0.1101,求[X -Y]補(bǔ),正確結(jié)果為()。
存儲(chǔ)在能永久保存信息的器件中的程序被稱為()。
計(jì)算機(jī)的I/O接口是()之間的交接界面。