如圖所示為理想乙類(lèi)互補(bǔ)推挽功放電路，設(shè)UCC=15V，UEE=－15V，RL=4Ω，UCE（sat）=0，輸入為正弦信號(hào)。試求：
（1）輸出信號(hào)的最大功率；
（2）輸出最大信號(hào)功率時(shí)電源的功率、集電極功耗（單管）和效率；
（3）每個(gè)晶體管的最大耗散功率PTm是多少？在此條件下的效率是多少？
您可能感興趣的試卷
最新試題
CD放大器具有較（）的輸入電阻和較（）的輸出電阻。?????
?CG放大器的性能描述合理的是（）。
當(dāng)VGS=0時(shí)，能夠?qū)ǖ腗OS管為（）
?10進(jìn)制計(jì)數(shù)器模塊在數(shù)字鐘系統(tǒng)中可作為以下哪些模塊的子模塊？（）
?verilog語(yǔ)法中，間隔符號(hào)主要包括（）。
已知某N溝道增強(qiáng)型MOS場(chǎng)效應(yīng)管的。下表給出了四種狀態(tài)下和的值，那么各狀態(tài)下器件的工作狀態(tài)為（）。
可以通過(guò)新增以下哪些類(lèi)型文件添加ChipScope調(diào)試IP核？（）
以下哪個(gè)MOS放大器組態(tài)結(jié)構(gòu)最適合用在電壓信號(hào)處理系統(tǒng)的最后一級(jí)？?（）
?verilogHDL的基本結(jié)構(gòu)中通常需要進(jìn)行模塊范圍的定義，VerilogHDL的模塊范圍的定義的開(kāi)始和結(jié)束方式是（）。
I=0.5mA，Vt=1.5V，k′n（W/L）=1mA/V2，VA足夠大。輸入輸出信號(hào)均通過(guò)電容耦合進(jìn)行傳輸（注意圖中未畫(huà)出電容），要實(shí)現(xiàn)增益為15倍的放大電路，則RD=（）kΩ。?