A.CPU從主存取出一條指令的時(shí)間
B.CPU執(zhí)行一條指令的時(shí)間
C.CPU從主存取出一條指令加上執(zhí)行這條指令的時(shí)間
D.時(shí)鐘周期時(shí)間
您可能感興趣的試卷
你可能感興趣的試題
A.只能執(zhí)行一個(gè)微操作
B.能執(zhí)行多個(gè)微操作,但它們一定是并行操作的
C.能順序執(zhí)行多個(gè)微操作
D.只能執(zhí)行相斥性的操作
A.在單總線結(jié)構(gòu)計(jì)算機(jī)中訪問主存與外設(shè)時(shí)
B.微型機(jī)的CPU控制中
C.組合邏輯控制的CPU中
D.微程序控制器中
A.只適用于CPU控制的方式
B.只適用于外設(shè)控制的方式
C.由統(tǒng)一時(shí)序信號(hào)控制的方式
D.所有指令執(zhí)行時(shí)間都相同的方式
A.進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算
B.進(jìn)行主存與CPU之間的數(shù)據(jù)傳送
C.進(jìn)行CPU和I/O設(shè)備之間的數(shù)據(jù)傳送
D.改變程序執(zhí)行的順序
A.基值寄存器內(nèi)容加上形式地址(位移量)
B.堆棧指示器內(nèi)容加上形式地址
C.變址寄存器內(nèi)容加上形式地址
D.程序計(jì)數(shù)器內(nèi)容加上形式地址
最新試題
計(jì)算機(jī)的流水線中,每個(gè)階段只完成一條指令的一部分功能,不同階段并行完成流水線中不同指令的不同功能。
每個(gè)指令執(zhí)行步驟,控制器都將為計(jì)算機(jī)的各部件產(chǎn)生一個(gè)控制信號(hào)。
虛擬存儲(chǔ)器管理系統(tǒng)的任務(wù)是為了給每個(gè)用戶提供比主存容量()編程空間。
使用高速緩存是為了提高主存的容量。
()停電后存儲(chǔ)的信息將會(huì)丟失。
指令執(zhí)行時(shí)無需訪問內(nèi)存尋找操作數(shù)的尋址方式是()
定點(diǎn)數(shù)的表示范圍有限,如果運(yùn)算結(jié)果超出表示范圍,稱為溢出。
硬連線控制器中,使用()來區(qū)別指令不同的執(zhí)行步驟。
相對(duì)補(bǔ)碼而言,移碼()
指令完成的功能可將指令劃分成哪幾類?