CPU的地址總線16根（A15~A0，A0是低位），雙向數(shù)據(jù)總線16根（D15~D0），控制總線中與主存有關(guān)的信號(hào)
有!MREQ（允許訪存，低電平有效），R/!W（高電平讀命令，低電平寫命令）。主存地址空間分配如下：0~8191為系統(tǒng)程序區(qū)，由EPROM芯片組成，從8192起一共32K地址空間為用戶程序區(qū)，最后（最大地址）4K地址空間為系統(tǒng)程序工作區(qū)。如圖1所示。上述地址為十進(jìn)制，按字編址?，F(xiàn)有如下芯片。
EPROM：8K×16位（控制端僅有!CS），16位×8位
SRAM：16K×1位，2K×8位，4K×16位，8K×16位
請(qǐng)從上述芯片中選擇芯片設(shè)計(jì)該計(jì)算機(jī)的主存儲(chǔ)器，畫出主存邏輯框圖。
您可能感興趣的試卷
最新試題
已知[X]原=010100，[X]反=（）。
寫出X＝10111101，Y＝－00101011的原碼和補(bǔ)碼表示，并用補(bǔ)碼計(jì)算兩個(gè)數(shù)的和。
在Cache的地址映射中，全相聯(lián)映射是指主存中的任意一字塊均可映射到Cache內(nèi)任意一字塊位置的→種映射方式。
（）停電后存儲(chǔ)的信息將會(huì)丟失。
和輔助存儲(chǔ)器相比，主存儲(chǔ)器的特點(diǎn)是（）。
一個(gè)指令周期通常包含讀取指令、指令譯碼、ALU執(zhí)行、內(nèi)存讀寫和數(shù)據(jù)寫回5個(gè)步驟。
運(yùn)算器內(nèi)部寄存器的個(gè)數(shù)與系統(tǒng)運(yùn)行的速度無(wú)關(guān)。
Cache有哪3種基本映像方式，全相聯(lián)映像方式的主要優(yōu)缺點(diǎn)是什么？
兩個(gè)補(bǔ)碼數(shù)相加，在符號(hào)位相同時(shí)有可能產(chǎn)生溢出，符號(hào)位不同時(shí)（）。
已知[X]原=110100，[X]移=（）。