填空題

FPGA/CPLD設(shè)計(jì)流程為：原理圖/HDL文本輸入→（）→綜合→適配→（）→編程下載→硬件測(cè)試。

答案： 功能仿真；時(shí)序仿真
題目列表

你可能感興趣的試題

填空題

Verilog HDL常用兩大數(shù)據(jù)類(lèi)型：（）、（）。
答案： 線(xiàn)網(wǎng)類(lèi)型；寄存器類(lèi)型
填空題

Verilog HDL中的端口類(lèi)型有三類(lèi)：（）、（）、輸入/輸出端口。
答案： 輸入端口；輸出端口
微信掃碼免費(fèi)搜題