A.VHDL程序中是區(qū)分大小寫的。 B.一個完整的VHDL程序總是由庫說明部分、實體和結(jié)構(gòu)體等三部分構(gòu)成 C.VHDL程序中的實體部分是對元件和外部電路之間的接口進行的描述,可以看成是定義元件的引腳 D.結(jié)構(gòu)體是描述元件內(nèi)部的結(jié)構(gòu)和邏輯功能
A.S=R=0 B.S=R=1 C.S=1,R=0 D.S=0,R=1
A.11110001 B.11101111 C.01101111 D.00010001