問(wèn)答題

【簡(jiǎn)答題】EDA技術(shù)與ASIC設(shè)計(jì)和FPGA開(kāi)發(fā)有什么關(guān)系？

答案：利用EDA技術(shù)進(jìn)行電子系統(tǒng)設(shè)計(jì)的最后目標(biāo)是完成專(zhuān)用集成電路ASIC的設(shè)計(jì)和實(shí)現(xiàn)；FPGA和CPLD是實(shí)現(xiàn)這一途徑的主流器...

你可能感興趣的試題

單項(xiàng)選擇題

以下關(guān)于狀態(tài)機(jī)的描述中正確的是（）

A.Moore型狀態(tài)機(jī)其輸出是當(dāng)前狀態(tài)和所有輸入的函數(shù)，Mealy型狀態(tài)機(jī)其輸出信號(hào)是當(dāng)前狀態(tài)和當(dāng)前輸入的函數(shù)
B.與Moore型狀態(tài)機(jī)相比，Mealy型的輸出變化要領(lǐng)先一個(gè)時(shí)鐘周期
C.Mealy型狀態(tài)機(jī)其輸出是當(dāng)前狀態(tài)的函數(shù)
D.以上都不對(duì)

單項(xiàng)選擇題

以下關(guān)于信號(hào)和變量的描述中錯(cuò)誤的是（）

A.信號(hào)是描述硬件系統(tǒng)的基本數(shù)據(jù)對(duì)象，它的性質(zhì)類(lèi)似于連接線
B.信號(hào)的定義范圍是結(jié)構(gòu)體、進(jìn)程，在整個(gè)結(jié)構(gòu)體的任何地方都能使用
C.除了沒(méi)有方向說(shuō)明以外，信號(hào)與實(shí)體的端口概念是一致的
D.在進(jìn)程中不能將變量列入敏感信號(hào)列表中

【簡(jiǎn)答題】EDA技術(shù)與ASIC設(shè)計(jì)和FPGA開(kāi)發(fā)有什么關(guān)系？

你可能感興趣的試題

以下關(guān)于狀態(tài)機(jī)的描述中正確的是（）

以下關(guān)于信號(hào)和變量的描述中錯(cuò)誤的是（）

【簡(jiǎn)答題】EDA技術(shù)與ASIC設(shè)計(jì)和FPGA開(kāi)發(fā)有什么關(guān)系？