- 搜標(biāo)題
- 搜題干
- 搜選項(xiàng)
問(wèn)答題
【簡(jiǎn)答題】在VHDL設(shè)計(jì)中，給時(shí)序電路清0（復(fù)位）有兩種不同方法，它們是什么？如何實(shí)現(xiàn)？
答案：
同步和異步復(fù)位。
解1：含異步復(fù)位和時(shí)鐘使能的D觸發(fā)器
解2：含同步復(fù)位控制的D觸發(fā)器
你可能感興趣的試題
問(wèn)答題
【簡(jiǎn)答題】用74283（4位二進(jìn)制全加器）加法器和邏輯門(mén)設(shè)計(jì)實(shí)現(xiàn)一位8421BCD碼加法器電路，輸入輸出均是BCD碼，CI為低位的進(jìn)位信號(hào)，CO為高位的進(jìn)位信號(hào)，輸入為兩個(gè)1位十進(jìn)制數(shù)A，輸出用S表示。（化簡(jiǎn)）
答案：
解：用74283（4位二進(jìn)制全加器）加法器和邏輯門(mén)設(shè)計(jì)實(shí)現(xiàn)一位8421BCD碼加法器電路。
解：用...
解：用...
