計(jì)算圖中上拉電阻RL的阻值范圍。前級(jí)輸出門均為74LS系列OC門,電源VCC=5V,輸出高電平VOH≥3.2V,輸出低電平VOL≤0.4V。輸出管截止時(shí)漏電流IOH≤0.1mA,低電 平輸出時(shí)允許的最大負(fù)載電流IOL(max)=8 mA,后級(jí)的74系列TTL或非門,輸入電流IIL≤-0.4mA,IIH≤0.02 mA;后級(jí)的74系列TTL非門,輸入電流IIL≤-0.4mA,IIH≤0.02 mA。
故RL的取值范圍應(yīng)為0.77KΩ≤RL≤0.6KΩ。
計(jì)算圖中上拉電阻RL的阻值范圍。前級(jí)輸出門均為74LS系列OC門,電源VCC=5V, 輸出高電平VOH≥3.2V,輸出低電平VOL≤0.4V。輸出管截止時(shí)漏電流IOH≤0.1mA,低電平 輸出時(shí)允許的最大負(fù)載電流IOL(max)=8 mA,后級(jí)負(fù)載門為74系列TTL與非門,輸入電流 IIL≤-0.4mA,IIH0.02 mA。
故RL的取值范圍應(yīng)為0.68Ω≤RL≤4.09Ω。
74系列TTL與非門組成如圖電路。試求前級(jí)門GM能Msub>M輸出高 電平VOH≥3.2V,低電平VOL≤0.4V,輸出低電平時(shí)輸出電流最大值IOLmax=16 mA,輸出高 電平時(shí)輸出電流最大值IOHmax= -0.4mA, 與非門的電流IIL≤-1.6mA,IIH≤0.04 mA。