積分電路如圖（a）所示，設(shè)運放是理想的，已知初始狀態(tài)時V_C（0）＝0，試回答下列問題：
（1）當(dāng)R₁＝100kΩ，C＝2μF，若突然加入V_s（t）＝lV的階躍電壓，求1s后輸出電壓V_o值；
（2）當(dāng)R₁＝100kΩ，C＝0.47μF，輸入電壓V_s波形如圖（b）所示，試繪出V_o的波形，并標(biāo)出V_o的幅值和回零時間。

為了用低值電阻實現(xiàn)高電壓增益的比例運算，常用一T形網(wǎng)絡(luò)代替R_f，如圖所示，試證明

一個高輸入電阻的橋式放大電路如圖所示，試寫出V_o＝f（δ）的表達式

電路如圖所示，設(shè)運放為理想器件，試分別求出輸出電壓與輸入電壓的關(guān)系式。圖（a）存在R₁∥R₂＝R₄/R₃的關(guān)系。

電路如圖所示，各運放均為理想運放，試寫出V_o與晶體管β的關(guān)系式V_o＝f（β）。設(shè)電源電壓和各電阻均為已知。