現(xiàn)在定義了一個1位的加法器addbit（ci，a，b，co，sum），模塊的結(jié)果用表達式表示為{co，sub}=a+b+ci，其中a，b為兩個加數(shù)，ci為來自低位的進位，sum為和，co為向高位的進位，如果以此1位加法器構(gòu)建四位加法器，同時定義頂層模塊中的端口信號和中間變量的定義：下面通過層次調(diào)用的方式進行邏輯實現(xiàn)中的表達式正確的是（）。

CG放大器因其輸入電阻過小，因此沒什么用處。

?數(shù)字頻率計采用4個數(shù)字的BCD碼計數(shù)器，若采樣時間0.01s，那么它能夠測量的最大頻率是多少？（）

?CD放大器的性能特征有（）。?

?verilogHDL的基本結(jié)構(gòu)中通常需要進行模塊范圍的定義，VerilogHDL的模塊范圍的定義的開始和結(jié)束方式是（）。

?TTL或非門組成的邏輯電路如圖所示，當輸入為以下哪種狀態(tài)時會出現(xiàn)冒險現(xiàn)象？（）

?5.1K±5%歐姆的五環(huán)電阻的色環(huán)序列為（）。

一塊通用面包板，公共條是三?四?三分段連通型，那么這塊板上最多有（）個插孔在內(nèi)部是連通在一起的。

?若某放大器的輸入信號為電壓信號，輸出信號為電流信號，則以下描述正確的有（）。?

?在使用verilog描述一個二選一的數(shù)據(jù)選擇器時，使用一條語句來進行描述assign out1=（sel &b）∣（~sel &a），這條語句對應(yīng)的是（）。