<strike id="ae0es"></strike>
最新試題
進程的并發(fā)性是指進程在同一時刻發(fā)生。
邏輯地址和物理地址是同一個概念。
停止-等待協(xié)議適用于高速網(wǎng)絡(luò)。
總線型網(wǎng)絡(luò)中，所有節(jié)點連接到同一條總線上，節(jié)點之間通過總線進行通信。
中央處理器（CPU）包括運算器、控制器和存儲器。
