目前集成電路版圖設(shè)計(jì)的主流工具有哪些？

圖a中M1和M2為某CMOS工藝中的兩個(gè)NMOS管，M1的W/L＝12μm/6μm，M2的W/L＝4μm/2μm，其它物理參數(shù)及偏置均相同。圖b中給出了M1的漏極電流Id1隨Vgs的變化曲線，請(qǐng)畫出Id2的大致變化，并說明Id1和Id2有什么不同，并解釋不同的主要原因。

比較砷化鎵和磷化銦等襯底與硅襯底上的電感等效電路，試分析兩者存在差異的原因。

材料根據(jù)流經(jīng)材電流的不同可分為三類（）。

從設(shè)計(jì)的觀點(diǎn)出發(fā)，版圖設(shè)計(jì)規(guī)則應(yīng)包括哪些部分？

利用2μm×6μm的多晶硅柵極覆蓋在4μm×12μm薄氧化層的正中間構(gòu)成一個(gè)MOS管，已知Cox＝5×10-4pF/μm2，估算柵極電容。

在圖中，若所有的晶體管都工作在飽和區(qū)，求M4的漏電流。

在圖中，若所有的晶體管都工作在飽和區(qū)，畫出Vx從一個(gè)大的正值下降時(shí)Ix的草圖。

集成電容主要有幾種結(jié)構(gòu)？

MOS器件按比例縮小后對(duì)器件特性有什么影響？