全加器的輸出信號是（）

9個JK觸發(fā)器，通過電路設計，可以接成（）進制以內(nèi)的，任意進制的計數(shù)器。

二進制計數(shù)器具有分頻的作用，分頻的規(guī)律表現(xiàn)為：3位二進制計數(shù)器實現(xiàn)（）分頻。

3個JK觸發(fā)器，通過電路設計，可以接成（）進制以內(nèi)的，任意進制的計數(shù)器。

反相比例運算電路，平衡電阻的求法：令ui=0，則uo=0，此時反相端對地總電阻值，即為所求平衡電阻值。

二進制計數(shù)器具有分頻的作用，分頻的規(guī)律表現(xiàn)為：5位二進制計數(shù)器實現(xiàn)（）分頻。

使用中若IC大于ICM，即使晶體管不損壞，β也會下降。

3進制的加法計數(shù)器，需要（）塊JK觸發(fā)器。

由兩個觸發(fā)器組成的時序電路，所以其工作狀態(tài)應為（）種。

下面哪個集成元件為四位二進制超前進位全加器（）