問答題列舉兩種集成電路制造中的器件隔離結(jié)構(gòu),并比較其優(yōu)缺點。
您可能感興趣的試卷
最新試題
說明MOS器件噪聲的來源、成因及減小方法。
題型:問答題
圖a中M1和M2為某CMOS工藝中的兩個NMOS管,M1的W/L=12μm/6μm,M2的W/L=4μm/2μm,其它物理參數(shù)及偏置均相同。圖b中給出了M1的漏極電流Id1隨Vgs的變化曲線,請畫出Id2的大致變化,并說明Id1和Id2有什么不同,并解釋不同的主要原因。
題型:問答題
規(guī)定版圖幾何設(shè)計規(guī)則的意義是什么?
題型:問答題
編寫DRC版圖驗證文件的主要依據(jù)是什么?
題型:問答題
目前集成電路版圖設(shè)計的主流工具有哪些?
題型:問答題
由硅片生產(chǎn)的半導(dǎo)體產(chǎn)品,又被稱為()。
題型:多項選擇題
什么是電阻率?它的單位是什么(國際標準單位制)?
題型:問答題
集成電容主要有幾種結(jié)構(gòu)?
題型:問答題
為提高CMOS集成電路的抗自鎖能力,可在版圖設(shè)計上采取哪些措施?
題型:問答題
集成電路電阻可以通過()產(chǎn)生。
題型:多項選擇題