填空題

Verilog HDL的功能描述是用來描述設(shè)計模塊的（）和模塊端口間的（）。

答案：內(nèi)部結(jié)構(gòu)；邏輯關(guān)系

你可能感興趣的試題

Verilog HDL的模塊Verilog HDL模塊的T/O聲明用來聲明模塊端口定義中各端口數(shù)據(jù)流動方向，包括（）、（）和（）。

答案：輸入（input）；輸出（output）；雙向（inout）

Verilog HDL的模塊端口定義用來聲明電路設(shè)計模塊的（）和（）。

答案：輸入端口；輸出端口