A.襯底制備
B.原位HCl腐蝕
C.生長溫度,生長壓力,生長速度
D.尾氣的處理
您可能感興趣的試卷
你可能感興趣的試題
A.位錯就是由彈性形變造成的
B.位錯就是由重力造成的
C.位錯就是由范性形變造成的
D.以上答案都不對
A、單基極條圖形
B、雙基極條圖形
C、基極和集電極引線孔都是馬蹄形結(jié)構(gòu)
D、梳狀結(jié)構(gòu)
A、鹽酸
B、硫酸
C、硝酸
D、氫氟酸
A、邏輯設(shè)計
B、物理設(shè)計
C、電路設(shè)計
D、系統(tǒng)設(shè)計
A.金屬、石墨、人體、大地
B.橡膠、塑料、玻璃、云母、陶瓷
C.硅、鍺、砷化鎵、磷化銦
D.各種酸、堿、鹽的水溶液
最新試題
片狀源擴散具有設(shè)備簡單,操作方便,晶片缺陷少,均勻性、重復(fù)性和表面質(zhì)量都較好,適于批量生產(chǎn),應(yīng)用越來越普遍。()
設(shè)備、試劑、氣瓶等所有物品不需經(jīng)嚴(yán)格清潔處理,可直接進入凈化區(qū)。()
絲網(wǎng)印刷膜的厚度不隨著刮板移動速度的增加而減小。()
位錯就是由范性形變造成的,它可以使晶體內(nèi)的一原子或離子脫離規(guī)則的周期排列而位移一段距離,位移區(qū)與非位移區(qū)交界處必有原子的錯位,這樣產(chǎn)生線缺陷稱為位錯。()
低溫淀積二氧化硅生長溫度低、制作方便,但膜不夠致密,耐潮性和抗離子沾污能力較差。()
集成電容主要有哪幾種結(jié)構(gòu)?
硅MOSFET和硅JFET結(jié)構(gòu)相同。()
在半導(dǎo)體集成電路中,各元器件都是制作在同一晶片內(nèi)。因此要使它們起著預(yù)定的作用而不互相影響,就必須使它們在電性能上相互絕緣。()
金屬剝離工藝是以具有一定圖形的光致抗蝕劑膜為掩膜,帶膠蒸發(fā)或濺射所需的金屬,然后在去除光致抗蝕劑膜的同時,把膠膜上的金屬一起去除干凈。()
點缺陷,如空位、間隙原子、反位缺陷、替位缺陷,和由它們構(gòu)成的復(fù)合體。()