您可能感興趣的試卷
你可能感興趣的試題
A.變化緩慢的交流信號(hào)或極性不變的直流信號(hào)
B.高頻信號(hào)
C.大電壓
D.大電流
A.開環(huán)電壓放大倍數(shù)為有限值
B.集成運(yùn)算放大器在線性使用時(shí)，之所以有虛短的結(jié)論，是因?yàn)殚_環(huán)電壓放大倍數(shù)AVDO為∞
C.集成運(yùn)算放大器的輸入阻抗無窮大和輸出阻抗為0
D.集成運(yùn)算放大器在線性使用時(shí)，之所以有虛斷的結(jié)論，是因?yàn)檩斎胱杩筊1為∞
A.共射電路
B.OCL電路（互補(bǔ)對(duì)稱電路）
C.差分放大電路
D.共集電路
A.扁平式
B.圓外殼式
C.單列直插式
D.雙列直插式
A.直接耦合
B.變壓器耦合
C.阻容耦合
D.電容耦合
最新試題
當(dāng)VGS=0時(shí)，能夠?qū)ǖ腗OS管為（）
?verilogHDL的基本結(jié)構(gòu)中通常需要進(jìn)行模塊范圍的定義，VerilogHDL的模塊范圍的定義的開始和結(jié)束方式是（）。
現(xiàn)在定義了一個(gè)1位的加法器addbit（ci，a，b，co，sum），模塊的結(jié)果用表達(dá)式表示為{co，sub}=a+b+ci，其中a，b為兩個(gè)加數(shù)，ci為來自低位的進(jìn)位，sum為和，co為向高位的進(jìn)位，如果以此1位加法器構(gòu)建四位加法器，同時(shí)定義頂層模塊中的端口信號(hào)和中間變量的定義：下面通過層次調(diào)用的方式進(jìn)行邏輯實(shí)現(xiàn)中的表達(dá)式正確的是（）。
CD放大器具有較（）的輸入電阻和較（）的輸出電阻。?????
在對(duì)數(shù)字鐘計(jì)時(shí)、校時(shí)模塊進(jìn)行仿真時(shí)，設(shè)秒信號(hào)的周期為10ns，若要觀察24時(shí)制計(jì)數(shù)是否正確，那么在復(fù)位信號(hào)無效，計(jì)時(shí)使能信號(hào)有效的情況下，仿真需運(yùn)行多長時(shí)間？（）
CD放大器因?yàn)樵礃O輸出信號(hào)幾乎與柵極輸入信號(hào)變化一致，因此被稱為“源極跟隨器”。
?verilog語法中，間隔符號(hào)主要包括（）。
一塊通用面包板，公共條是三?四?三分段連通型，那么這塊板上最多有（）個(gè)插孔在內(nèi)部是連通在一起的。
?在使用verilog描述一個(gè)二選一的數(shù)據(jù)選擇器時(shí)，使用一條語句來進(jìn)行描述assign out1=（sel &b）∣（~sel &a），這條語句對(duì)應(yīng)的是（）。
?CS放大器中引入源極電阻RS，其作用有（）。?